1引言

近年來，LDO（LowDropout）線性穩(wěn)壓器和DC/DC變換器等電源管理芯片已廣泛應用于便攜式電子系統(tǒng)中[1]。但是，開關穩(wěn)壓器相對線性穩(wěn)壓器降低了平均輸入電流，提高了效率[2-3]。Step-Down電源屬于DC/DC變換器中的降壓變換器，它的重要缺點是，在輕載時比如手機待機時，靜態(tài)電流較高，顯著降低了電池的使用壽命，所以在低負載條件下，我們通過pFM限流比較器來控制芯片使之進入Idle模式，這樣就大大延長了電池壽命，提高了芯片的效率。

2本文采用的DC-DC降壓變換器電路結構

本文采用的DC-DC降壓變換器結構采用同步校正器代替?zhèn)鹘y(tǒng)的二極管，極大地提高了DC-DC降壓變換器的效率，可達到95%左右。芯片的輸入電壓位于2.7V至5V之間，可工作在以下四種模式：固定頻率的強制pWM模式，同步pWM模式，idle模式，關斷模式。

3pFM限流比較器的設計

3.1比較器輸入級的設計

比較器輸入級為射級耦合的差分輸入級。

圖1比較器的輸入級

由上圖可知，

(1)

(2)

則iC1可以近似為

(3)

同理

(4)

可求得差分跨導為:

(5)

在室溫下,TV=26mV,所以運放跨導等于

(6)

此外，電阻R15，R16作為運放負載，可得出放大器輸入級增益表達式如下：

(7)

3.2比較器中間級

比較器中間級由D，E輸入，A輸出。Mp724，Mp725的用途是減小A點電壓的變化幅度，使得比較器具有較短的瞬態(tài)響應時間和較快的速度。

現(xiàn)在計算折疊共源共柵運放的小信號電壓增益，因為|Av|=GmRout，我們必須計算Gm和Rout，而

(8)

(9)

所以，V2A表達式如下：

(10)

圖2比較器中間級

3.3比較器輸出級

比較器的輸出級（ActiveLoadinverter）由A輸入，B輸出（圖3），進一步提高放大器的增益，

(11)

因此，放大器總的增益AV表達式如下：

(12)

圖3pFM限流比較器電路圖

3.4pFM限流比較器電路圖

綜合前面比較器輸入級，輸出級，中間級的設計，可得出圖3所示的pFM限流比較器電路圖。當功率管導通時，對電感電流充電，使得電感電流上升，同時功率管的漏端電壓下降，電流采樣電路通過采樣導通功率管的漏端電壓，把采樣得到的電壓LS2，LTH2輸入到pFM限流比較器，當功率管的漏端電壓下降到一定程度，使得LS2達到pFM限流比較器門限LTH2時，比較器輸出高電平至控制邏輯模塊，從而使芯片進入pFM工作模式以延長電池壽命。

4pFM限流比較器的仿真

我們采用HSpICE對圖3所示的電路進行了比較器功能的模擬，由圖4可見當電感電流上升時，采樣得到的電壓LS2下降，當功率管的漏端電壓下降到一定程度，使得LS2達到pFM限流比較器門限LTH2時，比較器輸出高電平至控制邏輯模塊，從而使芯片進入pFM工作模式以延長電池壽命。此外，比較器延遲70nS。

圖4pFM限流比較器的仿真

5結束語

本文成功地設計出一款應用到DC/DC芯片上的pFM限流比較器，并通過HSpICE進行了仿真。結果表明：電路結構簡單，功耗低，響應速度快，完全滿足新一代DC/DC產(chǎn)品的要求，且預計投入市場之后將獲得上百萬元的效益。

本文作者創(chuàng)新點：本文采用的DC-DC降壓變換器結構采用同步校正器代替?zhèn)鹘y(tǒng)的二極管，極大地提高了DC-DC降壓變換器的效率，可達到95%左右。基于該DC-DC降壓變換器結構設計了一個新穎的基于Step-DownpWM電源管理芯片的pFM限流比較器電路，在輕載時使芯片進入pFM工作模式，因此能夠延長電池壽命并且大幅度的提高Step-DownpWM電源管理芯片的效率。